SERVICIO AL CLIENTE
  • KL-310 Laboratorio de lógica digital avanzado

KL-310 Laboratorio de lógica digital avanzado

modelo : KL-310

      El KL-310 Advanced Digital Logic Lab está diseñado para estudiantes e ingenieros interesados en desarrollar y probar prototipos de circuitos. El laboratorio incluye lógica combinacional, lógica secuencial, memoria, ADC / DAC. experimentar circuitos y ofrece varios circuitos de aplicación (PWM, temporizador, control del motor, etc.).
      Todos los equipos necesarios para experimentos de lógica digital, como suministro de energía, generador de reloj, interruptores, pantallas están incorporados en la unidad principal. El laboratorio tiene 10 módulos de experimento y un módulo de experimento de CPLD y de tablero.

1. KL-34001 Combinational Logic Circuit Experiment
(1) Circuito de compuerta NOR
(2) Circuito de compuerta NAND
(3) Circuito de puerta XOR
a. Construir puerta XOR con puerta NAND
b. La combinación con puertas básicas
(4) Circuito de compuerta AND-O-INVERTER (A-O-I)
(5) Circuito comparador
a. Comparador construido con puertas lógicas básicas
b. Comparador construido con TTL IC
(6) Circuito de compuerta Schmitt
(7) Circuito de compuerta de colector abierto
a. Circuito de alta voltaje / corriente
b. Construir una puerta Y con puerta de colector abierto
(8) Circuito Half-adder y Full-Adder
Construir HA con puertas lógicas básicas
(9) Circuito semiatractor y de resta total
Circuito de sustractor construido con puertas lógicas básicas
(10) Circuito del generador de paridad de bits
Generador de paridad de bits construido con puertas XOR
(11) Construyendo un decodificador de 4 a 10 con TTL IC
(12) Las características del interruptor del circuito de conversión de nivel TTL

2. KL-34002 Experimento de lógica aritmética / Tri-estado y convertidor de código
(1) Circuito de compuerta triestado CMOS FET
a. Mediciones de la tabla de verdad
b. Construyendo una puerta AND con puerta tristate
c. Circuito de transmisión bidireccional
(2) Circuito half-sumador y sumador completo
a. Circuito sumador completo con IC
b. Circuito del generador de transporte del sumador de alta velocidad
c. Circuito sumador de código BCD
(3) Circuito semiatractor y de resta total
Circuito inversor y sumador completo
(4) Circuito de unidad de lógica aritmética (ALU)
(5) Circuito del generador de paridad de bits
Bit parity generator IC
(6) Hexágono a diciembre / diciembre para conversión digital hexadecimal
a. Conversión Dec-to-Hex de ocho dígitos
b. Conversión hexadecimal a decimales de 8 bits

3. KL-34003 Encoder, Decoder y Multiplexer Logic Circuit Experiment
(1) Circuito del codificador
a. Construyendo un codificador de 4 a 2 con puertas básicas
b. Construyendo un codificador 9-a-4 con TTL IC
(2) Circuito decodificador
a. Construyendo un decodificador de 2 a 4 con puertas básicas
b. Decodificador de BCD a 7 segmentos (bloque d de KL-34003)
(3) Circuito multiplexor
a. Construyendo un multiplexor de 2 a 1
b. Usar multiplexores para crear funciones
c. Construyendo un circuito de multiplexor de 8 a 1 con TTL IC
(4) Circuito demultiplexor
Construyendo un demultiplexor de 2 salidas con puertas lógicas básicas
(5) Circuito multiplexor / demultiplexor analógico controlado digitalmente
(6) Las características del interruptor del circuito de conversión de nivel CMOS

4. KL-34004 Flip-flop y experimento de circuito lógico y contador secuencial
(1) circuitos de flip-flop
a. Construya el flip-flop R-S con puertas lógicas básicas
b. Construya el flip-flop D con los flip-flops R-S
c. Construir circuito de eliminación de ruido con flip-flops R-S
d. Construir J-K flip-flop con D flip-flops
e. El J-K flip-flop de retraso y diferencial
f. Construir flip-flops J-K maestro-esclavo con doble flip-flops R-S
g. Registro de desplazamiento de construcción con flip-flop D
h. Registro de desplazamiento preestablecido a la izquierda / derecha
(2) Contadores J-K flip-flop
a. Contador ascendente binario asíncrono
b. Contador binario asíncrono
c. Contador asincrónico de una década
d. Contador binario sincrónico
e. Contador binario síncrono
f. Contador síncrono binario arriba / abajo
g. Johnson counter
h. Contador de anillo

5. Oscilador / Pulso KL-34005; Carga ; Up / Down Counter Circuit Experiment
(1) Construir memoria de acceso aleatorio (RAM) con flip-flop D
(2) Circuito de memoria de acceso aleatorio (RAM) de 64 bits
(3) Circuito borrable de memoria de solo lectura programable (EPROM)
(4) Contador ascendente binario asíncrono de cuatro bits (uso de 7493 IC)
(5) Contador binario arriba / abajo prestableable
(6) Contador decimal ascendente / descendente prestablecible
(7) Construir circuito no redisparable con el IC CMOS especializado
(8) Construir circuito reactivable con CMOS IC
(9) Construya un circuito oscilador de ciclo de trabajo variable con multivibradores monoestables duales

6. Memoria del circuito KL-34006, LED de matriz y DAC / ADC y MCU
(1) Circuito electrónico EPROM (EEPROM)
(2) Experimentos del circuito de conversión unipolar DAC0800
(3) Circuito de conversión de salida bipolar
(4) ADC0804 8-bit SAC convertidor de analógico a digital experimento
(5) Construcción de contador de exploración dinámica con microprocesador de un solo chip

7. KL-34007 Temporizador Digital y Analógico, Experimento del Circuito Generador de Pulso
(1) Construir circuito oscilador con puertas lógicas básicas
a. Resistor-condensador multivibrador
b. Multivibrador de cristal resistor-condensador
(2) Construyendo circuito oscilador con puerta Schmitt
a. Resistor-condensador oscilador
b. Oscilador de resistencia-condensador de ciclo de trabajo variable
(3) Circuito oscilador 555 IC
a. 555 circuito oscilador
b. Circuito oscilador controlado por voltaje
(4) Circuitos multivibradores monoestables
a. Circuitos multivibradores monoestables de baja velocidad
b. Circuito de retardo ON / OFF monoestable
c. Circuito de temporizador ON / OFF monoestable
d. Construir circuito multivibrador monoestable con 555 IC
(5) Generador de señales de oscilador controlado numéricamente (NCO)
(6) Generador de función de frecuencia precisa
(7) Generador de señal NCO de ciclo variable
(8) Experimentos de retardo de activación / desactivación y control de diferencias
(9) generador de PWM simétrico / asimétrico de 15 bits preciso

8. Experimento KL-34008 Ramp-compare / SAR / Dual-slope ADC
(1) Experimentos convertidores D / A de salida unipolar simple R-2R
(2) Experimento convertidor A / D de rampa digital de 8 bits
(3) Experimento convertidor A / D de aproximación sucesiva de 8 bits
(4) Experimento convertidor A / D de doble pendiente de 8 bits

9. Teclado y pantalla KL-34009 para controlar la posición del motor paso a paso
(1) Experimento de control de velocidad / posición del motor paso a paso

10. Temporizador de reloj digital preciso KL-34010
(1) Reloj experimento
(2) experimento del temporizador

11. KL-34011 Universal CPLD y experimento de tablero
(1) Crear diagrama de bloques / archivo de esquema en CUARTO II
(2) contador hexadecimal de 16 bits
(3) contador decimal de 16 bits
(4) contador decimal ascendente / descendente prestablecible de 16 bits
(5) Controlador de escaneo de 16 bits para pantalla de 7 segmentos
(6) contador ascendente / descendente de 16 bits y su indicación mediante una pantalla de 7 segmentos
(7) Caja de música electrónica
(8) El semáforo con animación e indicación de tiempo

1. Todo el entrenador está completamente diseñado por el circuito lógico FPGA / CPLD. Los circuitos de protección tienen una protección mejorada para cada módulo que es alimentado por la unidad principal a través de toma de corriente, evitando la fuente de alimentación de entrada incorrecta durante el experimento.
2. Cubra diferentes niveles de experimentos de circuitos lógicos, que van desde la lógica combinacional, la lógica secuencial y la lógica circuito de interfaz con microcontrolador y circuito de aplicación práctica para uso diario.
3. Los estudiantes pueden implementar su propio circuito desde el módulo de CPLD universal y experimento experimental, haciendo posible prototipar la mayoría de los circuitos analógicos y digitales en el sistema.
4. Incluya varios tipos de circuitos ADC y DAC para aprender diferentes circuitos de interfaz entre señal analógica y digital.
5. Multiplexor incorporado de 8 canales en la unidad principal para medir múltiples señales digitales en tiempo real.
6. Múltiples modos de operación desde la visualización de 4 dígitos de 7 segmentos (a) modo de visualización de escaneo, (b) modo de visualización de dígitos individuales, (c) modo de contador de frecuencia para la medición del reloj interno y externo.
7. Estuche individual para todos los módulos para facilitar el almacenamiento y el transporte